DATA PROCESSING SYSTEM AND ITS MEMORY ACCESS METHOD

Patent Number:

JP8055097

Publication date:

1996-02-27

Inventor(s):

TAKEMURA TORU

Applicant(s)::

TOSHIBA CORP

Requested Patent:

□ JP80<u>55097</u>

Application Number: JP19940187271 19940809

Priority Number(s):

IPC Classification:

G06F15/177; G06F1/24; G06F9/445

EC Classification:

Equivalents:

the ROM 3.

Abstract

PURPOSE:To provide a data processing system for multi-CPU system which enables each CPU to access a shared ROM with a simple constitution by effectively using the internal memory of the CPU.



CONSTITUTION: A flip flop 6 sets a second CPU 1b to the operation stop state at the time or the start or the system, namely, power-on and resets this operation stop state after the end of access to a ROM 3 from a first CPU 1a. A selector circuit 4 selects the address outputted from the first CPU 1a as the address of the ROM 3 at the time of the start of the system. An output switching circuit 5 transfers the program outputted from the ROM 3 to the first CPU 1a. The first CPU 1a loads the program outputted from the ROM 3 to an internal RAM 2a. Meanwhile, the flip flop 6 resets the operation stop state of the second CPU 1b when the load processing of the first CPU 1a is terminated. The second CPU 1b outputs the address to access the program from

Data supplied from the esp@cenet database - 12

TOP

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-55097

(43)公開日 平成8年(1996)2月27日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

G06F 15/177

1/24

9/445

G06F 15/16

420 S

1/00

350 A

審査請求 未請求 請求項の数6 OL (全 8 頁) 最終頁に続く

(21)出願番号

特願平6-187271

(71)出願人 000003078

株式会社東芝

(22)出願日

平成6年(1994)8月9日

神奈川県川崎市幸区堀川町72番地

(72)発明者 武村 亨

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 データ処理システム及びそのメモリアクセス方法

(57)【要約】

【目的】CPUの内部メモリを有効に利用することによ り、簡単な構成で各CPUが共用ROMをアクセスする ことができるマルチCPU方式のデータ処理システムを 提供することにある。

【構成】フリップフロップ6は、電源投入時であるシス テムの起動時に、第2CPU1bを動作停止状態にセッ トし、第1CPU1aがROM3に対するアクセスを終 了した後にその動作停止状態をリセットする。セレクタ 回路4は、システムの起動時に第1CPU1aから出力 されたアドレスをROM3のアドレスとして選択する。 出力切換回路5は、ROM3から出力されたプログラム を第1CPUlaに転送する。第1CPUlaは内部R AM2aにROM3から出力されたプログラムをロード する。一方、フリップフロップ6は第1CPU1aのロ ード処理が終了すると、第2CPU1bの動作停止状態 をリセットする。第2CPU1bはアドレスを出力し て、ROM3からプログラムをアクセスする。



1

【特許請求の範囲】

【請求項1】 独立してデータ処理を実行する第1及び 第2のデータ処理装置と、

前記第1及び第2のデータ処理装置のそれぞれにアクセスされるメモリ手段と、

システムの起動時に前記第2のデータ処理装置を動作停止状態にセットし、前記第1のデータ処理装置の制御に 応じて前記第2のデータ処理装置の動作停止状態をりセットするリセット制御手段と、

前記システムの起動時に、前記メモリ手段に対する前記 10 第1のデータ処理装置のアクセス動作を実行させる第1 のアクセス制御手段と、

前記リセット制御手段により動作停止状態をリセットされた後に、前記メモリ手段に対する前記第2のデータ処理装置のアクセス動作を実行させる第2のアクセス制御手段とを具備したことを特徴とするデータ処理システム。

【請求項2】 独立してデータ処理を実行する第1及び 第2のデータ処理装置と、

前記第1及び第2のデータ処理装置のそれぞれにアクセ 20 スされて、前記各データ処理装置に対応する各プログラ ムを格納しているメモリ手段と、

システムの起動時に前記第2のデータ処理装置を動作停止状態にセットし、前記第1のデータ処理装置が前記メモリ手段に対するアクセスを終了した後に前記第2のデータ処理装置の動作停止状態をリセットするリセット制御手段と、

前記システムの起動時に、前記メモリ手段に対する前記第1のデータ処理装置のアクセス動作を実行させて、前記メモリ手段から出力された前記プログラムを前記第1 30のデータ処理装置の内部メモリ手段にロードする第1のアクセス制御手段と、

前記リセット制御手段により動作停止状態をリセットされた後に、前記メモリ手段に対する前記第2のデータ処理装置のアクセス動作を実行させて、前記メモリ手段から出力された前記プログラムを前記第2のデータ処理装置に転送する第2のアクセス制御手段とを具備したことを特徴とするデータ処理システム。

【請求項3】 独立してデータ処理を実行する第1及び 第2のデータ処理装置と、

前記第1及び第2のデータ処理装置のそれぞれにアクセスされて、前記各データ処理装置に対応する各プログラムを格納しているメモリ手段と、

システムの起動時に前記第2のデータ処理装置を動作停止状態にセットし、前記第1のデータ処理装置が前記メモリ手段に対するアクセスを終了した後に前記第2のデータ処理装置の動作停止状態をリセットするリセット制御手段と、

前記メモリ手段のアクセス時に、前記第1及び第2のデモリ手段からアクセスし、このアクセスされた前記プロータ処理装置の一方から出力されたアドレスを選択する 50 グラムを前記データ転送手段を通じて前記第2のデータ

アドレス選択手段と、

前記メモリ手段のアクセス時に、前記メモリ手段から出力された前記プログラムを前記第1及び第2のデータ処理装置の一方に転送する出力制御手段と、

2

前記システムの起動時に、前記アドレス選択手段により 前記第1のデータ処理装置から出力されたアドレスを選 択して前記メモリ手段をアクセスし、前記メモリ手段か ら出力された前記プログラムを前記出力制御手段により 前記第1のデータ処理装置に転送してその内部メモリ手 段にロードする第1のアクセス制御手段と、

前記リセット制御手段により動作停止状態をリセットされた後に、前記アドレス選択手段により前記第2のデータ処理装置から出力されたアドレスを選択して前記メモリ手段をアクセスし、前記メモリ手段から出力された前記プログラムを前記出力制御手段により前記第2のデータ処理装置に転送する第2のアクセス制御手段とを具備したことを特徴とするデータ処理システム。

【請求項4】 独立してデータ処理を実行する第1及び 第2のデータ処理装置を有し、前記第1のデータ処理装 置により前記第2のデータ処理装置の動作が制御される 構成のデータ処理システムにおいて、

前記第1のデータ処理装置にアクセスされて、前記第1 及び第2の各データ処理装置に対応する各プログラムを 格納しているメモリ手段と、

前記第1のデータ処理装置の制御に応じて前記第2のデータ処理装置が起動したときに、前記第2のデータ処理 装置のアクセス要求に応じて前記第1のデータ処理装置 が前記メモリ手段からアクセスした前記プログラムを前 記第2のデータ処理装置に出力するアクセス制御手段と を具備したことを特徴とするデータ処理システム。

【請求項5】 独立してデータ処理を実行する第1及び第2のデータ処理装置を有し、前記第1のデータ処理装置により前記第2のデータ処理装置の動作が制御される構成のデータ処理システムにおいて、

前記第1のデータ処理装置により設定される周波数の動作クロックを前記第2のデータ処理装置の動作クロック端子に出力するクロック供給手段と、

前記第1のデータ処理装置にアクセスされて、前記第1 及び第2の各データ処理装置に対応する各プログラムを 40 格納しているメモリ手段と、

前記第1のデータ処理装置の入出力ポートを通じて前記 第2のデータ処理装置との間でアドレスおよびデータの 交換を実行するデータ転送手段と、

前記第1のデータ処理装置の制御に応じて前記クロック 供給手段から供給される前記動作クロックに応じて前記 第2のデータ処理装置が起動したときに、前記データ転 送手段を通じて前記第2のデータ処理装置から供給され たアドレスに従って前記第1のデータ処理装置が前記メ モリ手段からアクセスし、このアクセスされた前記プロ ゼラノを前記データ転送手段を通じて前記第2のデータ

-1510-

処理装置に出力するアクセス制御手段とを具備したこと を特徴とするデータ処理システム。

【請求項6】 独立してデータ処理を実行する第1及び 第2のデータ処理装置および前記第1及び第2のデータ 処理装置のそれぞれにアクセスされて、前記各データ処 理装置に対応する各プログラムを格納しているメモリ手 段を備えているデータ処理システムにおいて、

システムの起動時に前記第2のデータ処理装置を動作停 止状態にセットするステップと、

前記第1のデータ処理装置がアクセス動作を実行して、 前記メモリ手段から出力された前記プログラムを前記第 1のデータ処理装置の内部メモリ手段にロードするステ ップと、

前記第1のデータ処理装置が前記メモリ手段に対するア クセスを終了した後に前記第2のデータ処理装置の動作 停止状態をリセットするステップと、

動作停止状態をリセットされた後に、前記第2のデータ 処理装置がアクセス動作を実行して、前記メモリ手段か ら出力された前記プログラムを前記第2のデータ処理装 置に転送するステップとからなることを特徴とするメモ 20 リアクセス方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数のCPUが共用の ROMをアクセスするマルチCPU方式のデータ処理シ ステムに関する。

[0002]

【従来の技術】近年、例えばハードディスク装置の制御 装置等には、複数のマイクロプロセッサ(CPU)を使 用したマルチCPU方式のデータ処理システムを採用し 30 ている装置がある。

【0003】このようなシステムでは、通常では2個の CPUが対応する複数のROM (read only memory) からプログラム (マイクロプログラム) をアクセスし、このプログラムに基づいて各種制御動作 等を実行している。ROMには、外部から指示に従って プログラムの内容を変更できるように、書き換え可能な EEPROM(電気的消去可能なPROM)等が使用さ れている。各CPUの内蔵マスクROMを使用する方式 も考えられるが、プログラムの変更の場合にはCPUも 40 交換する必要があるため、望ましい方式ではない。

【0004】ところで、各CPUに対応して複数のRO Mを設ける方式では、ROMの個数と各ROMに用意す るプログラムの管理工数の削減が課題である。この課題 を解決することにより、システムのコスト低減を図るこ とが可能となる。

【0005】従来でも、マルチCPU方式において、各 CPUが1個のROMを共有してアクセスする技術が開 発されている。しかしながら、各CPUがそれぞれ必要 なプログラムを共用のROMからアクセスする際に、複50プロック図、図5は同実施例の動作を説明するためのタ

雑な制御動作を要し、構成全体が複雑化する欠点があっ た。

[0006]

【発明が解決しようとする課題】マルチCPU方式のデ ータ処理システムにおいて、各CPUのプログラムを格 納したROMを共用することにより、システムのコスト 低減を図ることが可能となる。しかしながら、1個のR OMを各CPUが共有する従来方式では、複雑な制御動 作を要し、構成全体が複雑化する欠点があった。

【0007】本発明の目的は、CPUの内部メモリを有 10 効に利用することにより、簡単な構成で各CPUが共用 ROMをアクセスすることができるマルチCPU方式の データ処理システムを提供することにある。

[0008]

【課題を解決するための手段】本発明は、独立してデー タ処理を実行する第1及び第2のCPUを備えたマルチ CPU方式のデータ処理システムにおいて、各CPUが 共用のROMをアクセスし、それぞれのプログラムをア クセスするように構成されている。本発明のシステム は、システムの起動時に第2のCPUを動作停止状態に セットし、第1のCPUの制御に応じてその動作停止状 態をリセットするリセット制御手段、第1のCPUのア クセス動作を実行させる第1のアクセス制御手段および 第2のCPUのアクセス動作を実行させる第2のアクセ ス制御手段を備えている。

[0009]

【作用】本発明では、リセット制御手段は、電源投入時 であるシステムの起動時に、第2のCPUを動作停止状 態にセットし、第1のCPUがROMに対するアクセス を終了した後に第2のCPUの動作停止状態をリセット する。第1のアクセス制御手段は、システムの起動時に ROMに対する第1のCPUのアクセス動作を実行させ て、ROMから出力されたプログラムを第1のCPUの 内部RAMにロードする。第2のアクセス制御手段は、 ROMに対する第2のCPUのアクセス動作を実行させ て、ROMから出力されたプログラムを第2のCPUに 転送する。このような構成により、第1のCPUの内部 RAMを有効に利用し、かつシステムの起動時に第2の CPUを動作停止状態にするリセット制御手段により、 複雑な制御を要することなく、各CPUが交互にROM をアクセスしてそれぞれのプログラムを得ることができ る。

[0010]

【実施例】以下図面を参照して本発明の実施例を説明す る。図1は第1の実施例に係わるデータ処理システムの 基本的構成を示すプロック図、図2は同実施例のデータ 処理システムの具体的構成を示すプロック図、図3は同 実施例の動作を説明するためのフローチャート、図4は 第2の実施例に係わるデータ処理システムの要部を示す

イミングチャートである。

(第1の実施例の基本的構成) 本システムは、図1に示 すように、2個の第1CPU1aと第2CPU1bを有 するマルチCPU方式のシステムである。各CPU1 a. 1bは、それぞれ内部RAMを有し、ROM3から アクセスしたプログラム(マイクロプログラム)をロー ドして実行する。

【0011】ROM3は、各CPU1a, 1bの共用メ モリであり、それぞれの動作に必要な各プログラムを格 納している。ROM3は、同実施例では便宜的にアドレ ス空間を2分割し、例えば下位アドレス空間(下位エリ アと称する) 3 a にはCPU1 a に対応するプログラム を格納し、上位アドレス空間(上位エリアと称する)3 bにはCPU1bに対応するプログラムを格納してい

【0012】さらに、本システムは、セレクタ回路4、 出力切換回路5およびフリップフロップ6を有する。セ レクタ回路4は、各CPU1a, 1bのアドレスパス7 a,7bに接続しており、各CPU1a,1bから出力 されるアドレスA0-ANの一方を選択して出力する。 出力切換回路5は、ROM3から出力されたデータ(同 実施例ではプログラム) D0-DNを、各CPU1a, 1 bに接続されたデータバス8 a, 8 bの一方に出力す る選択回路である。

【0013】フリップフロップ6は、第2CPU1bの 動作状態を制御するためのリセット制御手段であり、セ ット端子Sに入力される電源ON信号PWにより第2C PU1bを動作停止状態にセットする。また、フリップ フロップ6は、リセット端子Rに入力されるリセット信 号REにより、第2CPU1bを動作停止状態をリセッ 30 トする。リセット信号REは、CPUlaの出力ポート から出力される制御信号の一種である。

(第1の実施例の具体的構成) 本システムは、具体的に は図2に示すように、各CPU1a,1bから出力され るアドレスA0-ANの中で、下位アドレス(例えばA 0-A7) をラッチするラッチ回路10a, 10bおよ び上位アドレス(例えばA8-AN)の出力を制御する 3ステートパッファ回路11a, 11bを備えている。

【0014】ラッチ回路10a, 10bは、各CPU1 a. 1 bのデータバス8 a. 8 bに接続されており、ラ ッチした下位アドレスをセレクタ回路4に出力する。セ レクタ回路4は、各CPU1a, 1bから出力された下 位アドレスの一方をROM3の下位アドレスとして設定 する。3ステートバッファ回路11a,11bは、フリ ップフロップ6の出力信号により制御されて、各CPU 1 a, 1 bから出力された上位アドレスの一方をROM 3の上位アドレスとして設定する。

【0015】出力切換回路5は、ROM3から出力され たプログラム (データD0-DN) を、各CPU1a, 1bに接続されたデータバス8a,8bの一方を選択し 50 力する(ステップS6のYES)。このリセット信号R

て転送する。

(第1の実施例の動作)図3のフローチャートを参照し て、同実施例の動作を説明する。まず、電源が投入され てシステムが起動すると、電源ON信号PWによりフリ ップフロップ6がセットされる(ステップS1)。この 電源ON信号PWは、例えばシステムに設けられている 電源コントローラから出力される。

6

【0016】フリップフロップ6のセットにより、第2 CPU1bは動作停止状態にセットされる(ステップS 2)。即ち、電源の投入により、第1CPUlaと第2 CPU1bは共に起動するが、第2CPU1bはフリッ プフロップ6の出力信号により一時動作停止状態とな

【0017】第1CPU1aは、ROM3をアクセスす るためのアドレスA0-ANを出力する。セレクタ4 は、第1CPU1aから出力されたアドレスA0-AN を選択し、ROM3をアクセスするためのアドレスとし て出力する(ステップS3)。

【0018】具体的には図2に示すように、第1CPU 1 aから出力されたアドレスA0-ANの中で、下位ア ドレスはラッチ回路10aにラッチされている。また、 上位アドレスは3ステートパッファ回路11aに出力さ れている。セレクタ回路4は、フリップフロップ6の出 力信号に従って、ラッチ回路10aにラッチされた第1 CPU1aからの下位アドレスを出力する。一方、3ス テートバッファ回路11aは、フリップフロップ6の出 カ信号に制御されて、第1CPU1aからの上位アドレ スを出力する。このとき、第2CPU1bは動作停止状 態であり、また3ステートパッファ回路11bは出力停 止の状態(ハイインピーダンス状態)である。

【0019】ROM3は、第1CPU1aから出力され たアドレスA0-ANとアドレス制御信号ALにより、 下位エリア3aに格納されたプログラムをアクセスされ て出力する(ステップS4)。出力切換回路5は、フリ ップフロップ 6 の出力信号に従って、ROM 3 から出力 されたプログラムをデータパス8 aに出力する。第10 PU1aは、データバス8aを通じて入力したプログラ ムを内部RAM2aにロードする(ステップS5)。こ れ以降、第1CPUlaは、内部RAM2aにロードさ れたプログラムを実行し、例えば各種制御動作を実行す ることになる。ここで、具体的には、第1 C P U 1 a は、ROM3をアクセスして予め下位エリア3aに格納 されているイニシャルプログラムを実行し、この実行に より下位エリア3aに格納されているメインプログラム をアクセスして内部RAM2aにロードする処理を実行 する。

【0020】第1CPU1aは、内部RAM2aにプロ グラムのロードが終了すると、出力ポートからフリップ フロップ6をリセットするためのリセット信号REを出 7

Eによりフリップフロップ6がリセットし、第2CPU 1bは動作停止状態をリセットされて起動する(ステップS7)。

【0021】したがって、第2CPU1bは、第1CPU1aと同様に、ROM3をアクセスして上位エリア3bに格納されたプログラムを、例えば内部RAM2bにロードする動作を実行する。

【0022】具体的には、図2に示すように、フリップフロップ6のリセットにより、セレクタ回路4はラッチ回路10bにラッチされた下位アドレスを選択して出力 10 する。ラッチ回路10bには、第2CPU1bから出力された下位アドレスがラッチされている。また、3ステートバッファ回路11aは、出力停止の状態(ハイインピーダンス状態)となる。一方、3ステートバッファ回路11bは、第2CPU1bからの上位アドレスを出力する。したがって、第2CPU1bから出力されたアドレスA0-ANが、ROM3をアクセスするためのアドレスとして出力されることになる(ステップS8)。

【0023】これにより、第2CPU1bはROM3の上位エリア3bに格納されたプログラムをアクセスする 20ことになる(ステップS9)。即ち、ROM3は、第2CPU1bから出力されたアドレスA0-ANとアドレス制御信号AHにより、上位エリア3bに格納されたプログラムをアクセスされて出力する。出力切換回路5は、フリップフロップ6のリセットに従って、ROM3から出力されたプログラムをデータバス8bに出力する。第2CPU1bは、データバス8bを通じて入力したプログラムを内部RAM2bにロードする。なお、第2CPU1bは、ROM3からアクセスしたプログラムを必ずしも内部RAM2bにロードする必要はない。 30

【0024】このようにして、第1CPU1aは、共用のROM3から必要なプログラムをアクセスして、内部RAM2aにロードする。このロードしたプログラムを実行することにより、第1CPU1aは通常動作である各種制御動作を実行する(ステップS10)。一方、第2CPU1bは、起動時には、第1CPU1aのアクセス動作が終了するまで、動作停止状態である。第1CPU1aにより制御されて、この動作停止状態がリセットされると、第2CPU1bはROM3から必要なプログラムをアクセスすることになる。このプログラムを実行することにより、第2CPU1bも通常動作である各種制御動作を実行することになる(ステップS10)。

(第2の実施例)第2の実施例は、図4に示すように、第2CPU1bが通常のように、データバス8bとアドレスバス7bによりROM3と接続し、第1CPU1aが第2CPU1bと接続した構成である。第1CPU1aは、データバス8a、アドレスバス7aおよびコントロール信号線が第2CPU1bの汎用入出力ポートに接続されて、第2CPU1bとのデータ転送を実行する。

【0025】第2の実施例の特徴は、第1CPU1a 50 は、内部RAM2aにロードしたプログラムを定速によ

8

は、第2CPU1bを介して間接的にROM3をアクセスする。さらに、第1CPU1aは、第2CPU1bからクロックパルスCPを供給されて、このクロックパルスCPの周波数を変更されることにより動作速度を制御される。

【0026】次に、図5のタイミングチャートを参照して、第2の実施例の動作を説明する。まず、電源投入時には、第2CPU1bは、通常のように、アドレスA0-ANを出力してROM3をアクセスする。即ち、アドレスA0-ANとアドレス制御信号AHにより、ROM3の上位エリア3bに格納されたプログラムをアクセスして、第2CPU1bはプログラムを実行する。このとき、第2CPU1bはアクセスしたプログラムを内部RAM2bにロードしてもよい。

【0027】第1CPU1aは、第2CPU1bからクロックパルスCPが供給されるまで、動作停止の状態である。即ち、電源投入時には、第1CPU1aは動作停止状態である。第2CPU1bは所定の処理を終了すると、第1CPU1aに対してクロックパルスCPを供給して、第1CPU1aを起動させてプログラムのロード処理を実行する。このとき、第2CPU1bは、図5に示すように、基本クロックパルスCP1に対して分周したクロックパルスCP2を供給して、第1CPU1aを相対的に低速で動作させる。

【0028】第1CPU1aは起動すると、アドレスラッチイネーブル信号ALEを出力し、この信号に伴ってアドレスA0-ANをアドレスバス7aに出力する。第2CPU1bは、信号ALEを入力し、この信号ALEの立ち下がり時にアドレスパス7aのアドレスA0-ANを認識する。

【0029】第2CPU1bは、第1CPU1aから出力されたアドレスA0-ANによりROM3をアクセスし、ここでは下位エリア3aに格納されているプログラムを読出す。第2CPU1bは、図5に示すように、第1CPU1aから論理レベル"L"が有意のリード信号RDが出力されると、ROM3から読出したデータ(プログラム)をデータバス8aに出力する。第2CPU1bは、リード信号RDの出力を監視し、出力が停止になるとデータ出力を停止する。なお、第2CPU1bは、レディ信号RDYを出力することにより、第1CPU1aの動作を遅らせることが可能である。

【0030】このようにして、第1CPU1aは、第2CPU1bの制御により低速動作状態で、第2CPU1bを介してROM3からアクセスしたプログラムを入力し、内部RAM2aにロードする。第1CPU1aがプログラムのロードを終了すると、第2CPU1bはクロックパルスCPの分周比を変更して、例えば基本クロックパルスCP1を供給する。即ち、第1CPU1aを定速動作状態に移行させる。これにより、第1CPU1aは、内部RAM2aにロードしたプログラムを定速によ

9

り実行することになる。

[0031]

【発明の効果】以上詳述したように本発明によれば、マルチCPU方式のデータ処理システムにおいて、共用のメモリからプログラム等をアクセスする場合に、一方のCPUの動作を停止し、かつ他方のCPUの内部メモリを有効に利用する方式により、特に複雑な構成を要することなく、各CPUによる効率的なアクセス処理を実現することができる。したがって、例えば1個のROMを各CPUが共有するシステムに適用すれば、システムのコスト低減を図ると共に、効率的なプログラムのロード処理を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係わるデータ処理シス

--テムの基本的構成を示すプロック図。

【図2】第1の実施例のデータ処理システムの具体的構成を示すプロック図。

【図3】第1の実施例の動作を説明するためのフローチャート。


【図4】本発明の第2の実施例に係わるデータ処理システムの要部を示すプロック図。

【図5】第2の実施例の動作を説明するためのタイミングチャート。


10 【符号の説明】

1 a, 1 b…CPU、2 a, 2 b…内部RAM、3…R OM、4…セレクタ回路、5…出力切換回路、6…フリップフロップ。


[図1]




[図4]




【図2】



【図3】



【図5】



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

7230-5B G 0 6 F 9/06 4 2 0 K

技術表示箇所